Luces de emergencia para el hogar
En cada página de electrónica donde exista un grupo de circuitos útiles para construir, siempre encontraremos uno llamado "Inversor 12VCC – 110/220VAC". A muchos de nosotros nos ocurre que no nacimos sabiéndolo todo y que hay cosas de las que no tenemos un real conocimiento de su funcionamiento o su aplicación específica. Además, otra de las situaciones que ocurren en estos casos es que encontramos sólo un circuito sin siquiera dos renglones explicativos de las condiciones más elementales del desarrollo que allí vemos dibujado. Sucede que quien deja allí el circuito, intuye que sabemos lo que quiso hacer y cómo funciona eso que sólo a él le funcionó. Por lo general, luego de darle decenas de vueltas terminamos abandonando todo porque la frustración se apodera de nosotros al no poder lograr lo que el circuito promete.
http://www.neoteo.com/Portals/0/imagenes/cache/A37Dx1024y768.jpg
En este artículo vamos a ver como construir un sistema de iluminación de emergencia con todos los detalles explicados paso por paso para que su realización sea exitosa y por sobre todo, útil para tu vida diaria. El esquema en bloques de la imagen superior intenta ser muy claro. El corazón del desarrollo se basa en un oscilador que se encargará de generar una señal de 50 o 60 ciclos por segundo para activar los transistores MOSFET quienes se encargan de conmutar, a través de cada uno de los bobinados del transformador T1, la energía que le suministra la batería Bat1. T1 es un transformador convencional de 110 o 220VAC (de acuerdo al país donde vivas) a 9Volts + 9Volts. El bobinado correspondiente a los 9Volts se conectarán a los MOSFET y la parte de 110/220VAC será la salida hacia una lámpara de bajo consumo.
http://www.neoteo.com/Portals/0/imagenes/cache/A37Fx1024y768.jpg
Podemos utilizar cualquier lámpara para la tensión de línea domiciliaria. El único secreto en este desarrollo será que debe ser de bajo consumo o CFL aunque también podemos utilizar las actuales lámparas a LED. Con un transformador T1 de la tensión antes especificada y de 2 Amperes de capacidad de suministro de corriente podemos colocar cargas de hasta 30W sin problemas. En este punto debemos hacer una aclaración que casi nadie hace. Si utilizas transformadores chinos, de los que llaman la atención por lo pequeño de su tamaño, procura sobredimensionarlo hasta 4 o 5 Amperes (la tensión continuará siendo la misma) para evitar excesos de temperatura luego de una o dos horas de funcionamiento. Por último y a la izquierda del diagrama se puede ver el bloque correspondiente al cargador de la batería Bat1. Aquí utilizaremos un sistema que cargará la batería hasta el valor correcto y luego cortará la carga de manera automática hasta que la tensión de la batería descienda y vuelva a reiniciarse el ciclo de carga. Al circuito del cargador lo veremos en la segunda parte de este artículo, junto a otras posibilidades de implementación de iluminación de emergencia. Por ahora consideramos una batería cargada a pleno y nos dedicaremos al funcionamiento del "Inversor".
http://www.neoteo.com/Portals/0/imagenes/cache/A456x1024y768.jpg
En la etapa de potencia, a la salida del circuito, encontramos los ya conocidos transistores MOSFET IRFZ44N (los mismos que utilizamos para el puente H), el transformador T1 y un capacitor de 100nF X 630V para suavizar los picos de conmutación inducidos en el transformador. A este capacitor se le puede dar cualquier valor hasta 1uF (siempre utilizando capacitores de poliéster) o se pueden colocar varios en paralelo tratando de no superar ese valor máximo recomendado. Un fusible en la alimentación, al punto medio del transformador, siempre será una buena medida de seguridad y precaución. Remarcamos entonces lo importante a saber y entender: lo que habitualmente es el bobinado primario de un transformador, aquí es la conexión de salida hacia una lámpara de bajo consumo. Lo que siempre es el bobinado secundario de un transformador, aquí se conecta a los transistores de conmutación y a la batería según como indica el circuito.
http://www.neoteo.com/Portals/0/imagenes/cache/A381x1024y768.jpg
Los transistores Q1 y Q2 serán activados por un circuito integrado CMOS CD4047B que estará conectado para funcionar como un oscilador libre y que nos entregará una onda cuadrada en cada una de sus salidas (Q y /Q/)(/Q/ = Q negada), invertidas 180º entre sí. Esto resultará en que una de las salidas estará en estado lógico alto mientras la otra se encuentre en estado lógico bajo y viceversa. Este modo de funcionamiento alternará la conducción de Q1 y Q2 induciendo una tensión alterna útil en el secundario de T1, muy cercana al valor nominal de tensión del transformador. Recuerda siempre que la tensión de salida dependerá de la carga que le conectes a la salida del transformador T1. Si dejas la salida libre, puede que obtengas hasta 300V de tensión, pero al conectar una carga notarás que ese valor disminuirá y se establecerá entre los 175 y los 250 Volts, insistimos: de acuerdo a la potencia consumida por la carga. Si colocas cargas mayores a 30 o 40W la tensión caerá a valores inoperables. Si deseas obtener mayor potencia de salida, debes incrementar la capacidad en Amperes de T1 e intentar disminuir la tensión de 9 + 9VAC a 6 + 6VAC del mismo transformador para obtener mayor potencia de salida. También aumenta el valor nominal del fusible de protección.
http://www.neoteo.com/Portals/0/imagenes/cache/A382x1024y768.jpg
El circuito formado por P1, C1 y R3 se encargan de fijar la frecuencia de trabajo del CD4047B y responden a la fórmula T = 4,40 * R * C, donde R se expresa en Ohms, C en Faradios y T en segundos, siendo 4,40 un valor constante. De este modo, podemos "jugar" con distintos valores de capacitores y resistores hasta logar una frecuencia que nos entregue el mejor rendimiento de T1, el que se observará logrando la máxima tensión de salida. Esto significará que el núcleo será capaz de transmitir la mayor cantidad de energía desde un bobinado hacia el otro y que la frecuencia lograda será la óptima para este propósito.
El circuito de funcionamiento automático
Para comprender de manera sencilla el funcionamiento automático de la luz de emergencia, tomaremos a T1 (BC640) como un interruptor que para conducir (para comportarse como una llave cerrada) debe tener baja tensión en su base. ¿Cómo logramos una baja tensión en la base de T1? Haciendo conducir, como si fuese una llave cerrada, a T2 (A1015). De este modo, la tensión de la batería alimenta el circuito integrado (a través de R4), éste comienza a oscilar, actúa sobre los MOSFET y éstos hacen trabajar al transformador que se encargará de generar la tensión necesaria para encender la lámpara conectada a su salida. T2 conduce porque R14 pone su base a un potencial bajo. Cuando vuelve la energía eléctrica y el circuito se dispone a comenzar el ciclo de carga de la batería, la base de T2 recibe tensión positiva a través del divisor resistivo formado por R15 y R16, interrumpiendo la conducción de T2. Al pasar a cortarse la conducción de T2, también se interrumpirá la corriente que circula por T1, deteniendo la oscilación y apagando la luz de emergencia.
http://www.neoteo.com/Portals/0/imagenes/cache/A455x1024y768.jpg
Es decir, el circuito inicial del cargador de baterías con el transformador y el rectificador de entrada nos servirá de monitor para determinar cuándo la luz de emergencia se debe encender y cuándo se debe apagar. Por lógica, al interrumpirse el suministro eléctrico, la luz encenderá y al retornar la energía por la red, la luz se apagará de manera automática. Comienza a experimentar con diferentes transformadores y juega con los valores de P1 – C1 – R3 hasta lograr los resultados más eficientes. Nosotros te dejamos los valores para 50/60Hz pero recuerda que existen núcleos que trabajan mejor a frecuencias más elevadas (200, 300Hz.). En la próxima entrega te mostraremos el cargador con corte automático para la batería y su implementación en este circuito. Es decir, el cargador funciona hasta que la batería está completa y luego se interrumpe la carga para no dañar la batería.
Tomado de: http://www.neoteo.com/diy-luces-de-emergencia-para-el-hogar.neo
Mostrando entradas con la etiqueta Sin nombre. Mostrar todas las entradas
Mostrando entradas con la etiqueta Sin nombre. Mostrar todas las entradas
domingo, 21 de marzo de 2010
El futuro de la biotecnología usará chips dentro de células vivas - Nanotecnología. Romero Loren. C.I: 18.762.881
El futuro de la biotecnología usará chips dentro de células vivas - Nanotecnología
La continua miniaturización ha trasladado a la industria del semiconductor al reino del nano, usando tecnología de proceso de 22 nanómetros en la fabricación de chips CMOS. Con los transistores del tamaño de diez nanómetros, los investigadores han comenzado a explorar el interfaz de la biología y de la electrónica integrando componentes nanoelectronicos y células vivas. Mientras que los investigadores han experimentado ya con las células vivas que integraban en los materiales del semiconductor, la otra investigación está explorando la manera opuesta, es decir nanoelectronica dentro de en las células vivas.
Los investigadores en España han demostrado que los chips de silicio más pequeños que las células se pueden producir, recolectar e introducirlos en células vivas mediante diversas técnicas (lipoinyección, fagocitosis o microinyección) y, lo más importante, se pueden utilizar como sensores intracelulares.
La UPC lidera un proyecto europeo para diseñar la memoria de los computadores del futuro. Romero Loren. C.I: 18.762.881
La UPC lidera un proyecto europeo para diseñar la memoria de los computadores del futuro
Universitat Politècnica de Catalunya
La Universitat Politècnica de Catalunya (UPC) lidera un proyecto europeo para diseñar la memoria de los computadores del futuro. La iniciativa, denominada Terascale Reliable Adaptive Memory Systems (TRAMS), es un proyecto de investigación colaborativa tipo FET (Future Emerging Technologies) aprobado por la Comisión Europea, dentro del séptimo Programa marco de Investigación y Desarrollo Tecnológico.
Se espera que en la próxima década, como resultado de la continua miniaturización de los transistores y la consecuente mejora de prestaciones, tal como describe la Ley de Moore (Gordon Moore, fundador de Intel Corporation), un solo chip pueda realizar billones de operaciones por segundo y que permita un flujo de varios billones de bytes por segundo. Estas impresionantes capacidades de computación transformarán no sólo el flujo de proceso de los grandes centros de datos y servicios de computación, sino también la potencia de consumo y la capacidad funcional de los computadores personales, los dispositivos de comunicación, así como todos los productos electrónicos de ocio y de aplicaciones domésticas.
Sin embargo, los dispositivos transistor de tamaño nanométrico que incorporarán los nuevos procesadores informáticos serán muy susceptibles de defectos y fallos de fabricación, manifestarán una variabilidad de parámetros sin precedentes y, en general, ofrecerán una baja fiabilidad de funcionamiento. El proyecto TRAMS quiere ser un puente para garantizar sistemas de computación fiables, eficientes en cuanto a consumo energético y avanzados en cuanto a sus prestaciones de computación. Se investigarán nuevos sistemas de memoria para los procesadores de escala nanométrica y con capacidad de teraflops (es decir, con capacidad para realizar billones de operaciones por segundo).
Garantizar las tecnologías avanzadas:
El proyecto está orientado a investigar, pues, la tecnología de dispositivos, transistores, circuitos y sistemas integrados de última generación, es decir, los sistemas que la International Roadmap for Semiconductors(ITRS) incluye como desafíos tecnológicos, así como las nuevas tecnologías que posiblemente le sucedan.
El punto de partida serán las últimas tecnologías CMOS (Complementary Metal Oxide Semiconductor), que son las más utilizadas en la fabricación de circuitos integrados en la mayoría de productos electrónicos. El proyecto incluye el estudio de las nuevas generaciones de chips de tamaños de transistor inferiores a 16 nanómetros (nm) —los actuales son de 32 nm—, y también arquitecturas con dispositivos avanzados (multi-puerta, es decir, controlados desde dos o más electrodos diferentes); asimismo, también se estudiarán los nuevos materiales para puerta y canal que se están diseñando con escalas inferiores a los 10nm (pueden alcanzar los 6 nm).
Por otra parte, en el proyecto también se analizarán las tecnologías emergentes , como los transistores mediante nanohilos, los dispositivos cuánticos, los nanotubos de carbono, el grafeno o la electrónica molecular, que, según se prevé, podrán alcanzar dimensiones inferiores a los 5nm.
Todo este conjunto de nueva tecnología promete un incremento de la densidad de integración de componentes, así como de las prestaciones y funcionalidades, centenas de veces superior a las actuales. Sin embargo, también se espera una dramática reducción de la calidad y fiabilidad de los componentes a esa escala, intensos efectos de degradación, una severa reducción de la relación señal a ruido y una extrema variabilidad de características. Por ello, es preciso investigar en nuevas técnicas y reglas de diseño de circuitos y sistemas, con el fin de poder garantizar sistemas fiables y robustos, a pesar de la reducida calidad de los componentes. Con el fin de poder construir nanosistemas de memoria fiables y robustos, tolerantes a fallos y defectos, a un coste razonable y con reducido esfuerzo por parte del diseñador, el proyecto TRAMS estudiará estos nuevos dispositivos, definirá nuevos paradigmas de diseño e implementará principios de diseño jerarquizado.
Los participantes:
Universitat Politècnica de Catalunya
La Universitat Politècnica de Catalunya (UPC) lidera un proyecto europeo para diseñar la memoria de los computadores del futuro. La iniciativa, denominada Terascale Reliable Adaptive Memory Systems (TRAMS), es un proyecto de investigación colaborativa tipo FET (Future Emerging Technologies) aprobado por la Comisión Europea, dentro del séptimo Programa marco de Investigación y Desarrollo Tecnológico.
Se espera que en la próxima década, como resultado de la continua miniaturización de los transistores y la consecuente mejora de prestaciones, tal como describe la Ley de Moore (Gordon Moore, fundador de Intel Corporation), un solo chip pueda realizar billones de operaciones por segundo y que permita un flujo de varios billones de bytes por segundo. Estas impresionantes capacidades de computación transformarán no sólo el flujo de proceso de los grandes centros de datos y servicios de computación, sino también la potencia de consumo y la capacidad funcional de los computadores personales, los dispositivos de comunicación, así como todos los productos electrónicos de ocio y de aplicaciones domésticas.
Sin embargo, los dispositivos transistor de tamaño nanométrico que incorporarán los nuevos procesadores informáticos serán muy susceptibles de defectos y fallos de fabricación, manifestarán una variabilidad de parámetros sin precedentes y, en general, ofrecerán una baja fiabilidad de funcionamiento. El proyecto TRAMS quiere ser un puente para garantizar sistemas de computación fiables, eficientes en cuanto a consumo energético y avanzados en cuanto a sus prestaciones de computación. Se investigarán nuevos sistemas de memoria para los procesadores de escala nanométrica y con capacidad de teraflops (es decir, con capacidad para realizar billones de operaciones por segundo).
Garantizar las tecnologías avanzadas:
El proyecto está orientado a investigar, pues, la tecnología de dispositivos, transistores, circuitos y sistemas integrados de última generación, es decir, los sistemas que la International Roadmap for Semiconductors(ITRS) incluye como desafíos tecnológicos, así como las nuevas tecnologías que posiblemente le sucedan.
El punto de partida serán las últimas tecnologías CMOS (Complementary Metal Oxide Semiconductor), que son las más utilizadas en la fabricación de circuitos integrados en la mayoría de productos electrónicos. El proyecto incluye el estudio de las nuevas generaciones de chips de tamaños de transistor inferiores a 16 nanómetros (nm) —los actuales son de 32 nm—, y también arquitecturas con dispositivos avanzados (multi-puerta, es decir, controlados desde dos o más electrodos diferentes); asimismo, también se estudiarán los nuevos materiales para puerta y canal que se están diseñando con escalas inferiores a los 10nm (pueden alcanzar los 6 nm).
Por otra parte, en el proyecto también se analizarán las tecnologías emergentes , como los transistores mediante nanohilos, los dispositivos cuánticos, los nanotubos de carbono, el grafeno o la electrónica molecular, que, según se prevé, podrán alcanzar dimensiones inferiores a los 5nm.
Todo este conjunto de nueva tecnología promete un incremento de la densidad de integración de componentes, así como de las prestaciones y funcionalidades, centenas de veces superior a las actuales. Sin embargo, también se espera una dramática reducción de la calidad y fiabilidad de los componentes a esa escala, intensos efectos de degradación, una severa reducción de la relación señal a ruido y una extrema variabilidad de características. Por ello, es preciso investigar en nuevas técnicas y reglas de diseño de circuitos y sistemas, con el fin de poder garantizar sistemas fiables y robustos, a pesar de la reducida calidad de los componentes. Con el fin de poder construir nanosistemas de memoria fiables y robustos, tolerantes a fallos y defectos, a un coste razonable y con reducido esfuerzo por parte del diseñador, el proyecto TRAMS estudiará estos nuevos dispositivos, definirá nuevos paradigmas de diseño e implementará principios de diseño jerarquizado.
Los participantes:
- La Universitat Politècnica de Catalunya, UPC BarcelonaTech, es la institución coordinadora del proyecto. La UPC es una de las principales universidades técnicas en España. Especializada en estudios superiores e investigación en las áreas de la ingeniería, la ciencia y la arquitectura, tiene alrededor de 30.000 estudiantes de grado, unos 4.000 de postgraduado (master y doctorado) y genera unos 250 doctores cada año. La participación científica de la UPC en el proyecto TRAMS se lleva a cabo a través de dos grupos de investigación, el de Diseño de Circuitos y Sistemas Integrados de Altas Prestaciones (HIPICS) y el de Arquitectura y Compiladores (ARCO), vinculados a los departamentos de Ingeniería Electrónica y de Arquitectura de Computadores, respectivamente.
- La Universidad de Glasgow (UOG) es una de las primeras 20 universidades del Reino Unido y una de las 100 primeras en el ámbito mundial. Se estableció en 1451 y tiene 1.500 estudiantes de grado y unos 4.900 estudiantes de postgrado. El grupo de Modelación de Dispositivos del Departamento de Ingeniería Eléctrica y Electrónica, liderado por el profesor Asen Asenov, representa a la universidad en el proyecto TRAMS.
- El centro de investigación en nanotecnología IMEC (Interuniversitair Mikro-Elektronica Centrum VZW), de Bélgica, lleva a cabo investigación científica en nanotecnología reconocida a nivel mundial. El IMEC compagina su conocimiento científico con una capacidad innovadora en las tecnologías de la información y las comunicaciones, bioingeniería y energía. IMEC genera soluciones tecnológicas para las empresas relevantes. En un entorno de alta tecnología y con un elevado talento internacional colabora en generar elementos de mejora de vida y sostenibilidad. El IMEC tiene su sede central en Lovaina y otras sedes en Holanda, Taiwan, Estados Unidos, China y Japón. Cuenta con un equipo de más de 1.750 personas. En 2008, obtuvo unos ingresos de más de 270 millones de euros.
- Intel es el mayor fabricante de chips del mundo y es líder en el desarrollo de productos de computación, redes y comunicaciones. El Intel Barcelona Research Centre (IBRC) es uno de los Intel Labs que la empresa tiene alrededor del mundo. Sus actividades se enfocan en la investigación en las áreas de la microarquitectura y los compiladores para los futuros microprocesadores con el objetivo de incrementar sus prestaciones reduciendo su consumo energético y coste, manteniendo la fiabilidad de los sistemas implementados. El IBRC, con sede en el Campus Nord de la UPC, tiene una extensa experiencia en el área de las microarquitecturas robustas y ha publicado numeroso artículos.
Radiology: Volume scans during CCTA can reduce dose by 91% . Romero Loren. C.I: 18.762.881
Radiology: Volume scans during CCTA can reduce dose by 91%:
While coronary CT angiography (CCTA) can assist in the diagnosis of coronary artery disease (CAD), the radiation dose exposure during an exam has been a problem. Using volume scans rather than helical scans has the potential to reduce dose by 91 percent, a study published in the March issue of Radiology found.
While coronary CT angiography (CCTA) can assist in the diagnosis of coronary artery disease (CAD), the radiation dose exposure during an exam has been a problem. Using volume scans rather than helical scans has the potential to reduce dose by 91 percent, a study published in the March issue of Radiology found.
Andrew J. Einstein, MD, PhD, of Columbia University Medical Center in New York City, and colleagues compared the radiation dose associated with the use of a 320-slice volume scanner and a 64-slice helical scanner.
The traditional 64-slice scanners acquire data from the "most cranial to the most caudal portion of the heart," the authors wrote. In contrast, "because of the brief duration during which the x-ray tube needs to be left on (as little as 0.35 seconds, i.e., a full gantry rotation), volume scanning offers the theoretic possibility of markedly decreasing radiation dose in comparison with traditional helical scanning."
Einstein et al compared radiation exposure of six different scan modes during CCTA with a 64-slice scanner and the Toshiba America Medical Systems Aquilion One 320-slice CT scanner (volume scanning). For imaging purposes, researchers positioned metal oxide-semiconductor field-effect transistor (MOSFET) detectors in anthropomorphic phantoms simulating both the male and female bodies.
According to the authors, "For volume scanning, the middle 280-detector rows were used, attaining 14 cm craniocaudal coverage, which is greater than the median scan length used in practice and usually sufficient for cardiac scanning."
Results showed that with use of the 320-slice CT volume scanner, effective dose was reduced by 91 percent, from 35.4 mSv -- without the use of ECG-synchronized tube current modulation -- to 4.4 mSv with the use of 100 kVp volume scanning during simulated CCTA.
"64-section helical CCTA has been associated with some of the highest radiation doses of any diagnostic radiologic procedure and, specifically, higher radiation doses than those from any generation of scanners preceding it," said the authors. "It is widely recognized that improved scanners, affording comparable or improved diagnostic performance at lower cost in terms of radiation exposure, are needed."
In addition, researchers found that during a simulated CCTA helical scan via a 64-detector row scanner, the male and female heart absorbed a dose of 113.2 mGy and 96.1 mGy, respectively.
In contrast, the hearts of male and female phantoms that underwent CCTA via the 320-slice scanner at 100 kVp at the optimized exposure time absorbed 15.8 and 13.5 mGy, respectively.
"CCTA can be performed by using volume scanning to decrease radiation dose to patients with no meaningful change in image noise, with effective doses of 4.4 mSv at 100 kVp and 5.8 mSv at 120 kVp," the authors said.
Einstein said that careful attention must be paid to using the correct scan mode in order to obtain diagnostic images at a low dose.
"Given volume scanning's potential for low radiation dose, further studies evaluating its diagnostic accuracy, efficacy and impact on patient-important outcomes are needed," the authors concluded.
Tomado de: http://www.healthimaging.com/index.php?option=com_articles&view=article&id=20785:radiology-volume-scans-during-ccta-can-reduce-dose-by-91
Tyndall National Institute create first junctionless transistor. Romero Loren. C.I: 18.762.881
Tyndall National Institute create first junctionless transistor
A team of scientists at the Tyndall National Institute in Cork, Ireland has created what they claim is the world's first junctionless transistor. The invention represents a breakthrough in transistors and nanoelectronics, and has the potential to revolutionize microchip manufacturing.
The approach uses a control gate around a silicon nanowire to control the passage of electrons without the use of junctions.
The Tyndall team, led by Professor Jean-Pierre Colinge, says the transistors are relatively easy to make and could help to extend Moore's law and reduce manufacturing costs.
The transistor is the fundamental building block in electronic devices. On silicon computing chips, the number of transistors reflects the relative amount of processing power the chip has. Since the 1970s the number of transistors built on a silicon chip has grown from just a few hundred to more than two billion transistors on a single chip. Today's electronic devices are driving the need for more transistors on each chip, while also requiring semiconductor chips that are smaller, more energy efficient, and more cost effective. The conventional transistor architectures used for the last 40 years can no longer keep up with this demand.
Current transistors are based on junctions, which are formed by placing two pieces of silicon with different polarities side-by-side. Controlling the junction allows the current in the device to be switched on and off. Fitting more transistors on a chip requires more precise fabrication methods, which greatly increases the cost of the chip.
Tyndall's transistor architecture eliminates the junctions and instead uses a control gate around a silicon nanowire to carry the current. The current flow is controlled by the control gate electrically "squeezing" the nanowire using an easy-to-fabricate ring structure. The Tyndall researchers were able to create silicon nanowire only a few dozen atoms in diameter using electron-beam writing techniques.
Colinge and his researchers say the architecture is compatible with current CMOS manufacturing processes, and expect that their design will prove particularly applicable in the manufacturing of transistors at the 10-nanometer scale. The team also believes that their junctionless devices have the potential to operate at faster and use less energy than the conventional transistors used in today's microprocessors.
Tyndall has been in discussions about the new technology with leading semiconductor companies around the world, and report a lot of interest in further development and possible licensing of the technology.
New camera incorporates a NIT MAGIC CMOS sensor Romero Loren. C.I: 18.762.881
New camera incorporates a NIT MAGIC CMOS sensor:
Evry- France -- One of the largest industrial camera manufacturer, Imaging Development Systems (IDS – www.ids-imaging.de) has announced the introduction of a new camera which incorporates a NIT MAGIC CMOS sensor.
In a move to differentiate its product range and always offer the best available technology, IDS has chosen to work closely with NIT, and has finally selected the MD1-10-B Logarithmic sensor for the design of its latest high-dynamic-range (HDR) uEye camera.
This true logarithmic sensor developed by NIT uses an array of photodiodes operated in photovoltaic mode. In most logarithmic imager designs, linear photo current passes through a MOS transistor whose exponential characteristic transforms the photo current into a logarithmic-like voltage output signal.
In NIT's MAGIC approach, the array of photodiodes is operated in photovoltaic mode and the open-circuit voltage across the p/n junction is proportional to the exact and pure logarithmic value of the incident light intensity.
IDS used the NIT imager for machine-vision camera applications. NIT MD1-10-B-web.jpg also provides the MCD1-10-BW, an analog camera module that uses the HDR imager.
The MCD1-10-BW modules are equipped with the MD1-10-B Log sensor which provides extraordinary dynamic range performance greater than 120 dB.
MD1-10-B provides a pure logarithmic response without noticeable fixed pattern noise.
In addition to the extraordinary wide dynamic range, the MD1-10-B from NIT is immune to light variations, which occurs in typical outdoor scenes.
To learn more about this topic, this alliance concept and the technological advances of the NIT's products, a complete article written by Andy WILSON from VSD magazine is available atwww.new-imaging-technologies.com/ArticleNIT-VSD_Jan.2010_LR.pdf
New Imaging Technologies (NIT) SAS is a spin-off from the French National Telecommunication Institute. Lead by Professor Yang NI, the research team has worked since 1991 on CMOS smart imaging devices for a large variety of scientific, industrial, automotive, biometrics and also optical communications applications. It aims to provide world class design of CMOS optical and imaging sensors to industrial, research, medical and defense organizations around the globe.
Tomado de: http://www.measurementdevices.com/index.php?name=News&file=article&sid=1956
Soitec Supplying SOI Substrates to CSMC for Display and Other Applications Cites High Interest and Support in China for SOI Projects Romero Loren. C.I: 18.762.881
Soitec Supplying SOI Substrates to CSMC for Display and Other Applications Cites High Interest and Support in China for SOI Projects
The Soitec Group (Euronext Paris), the world's leading supplier of engineered substrates for the microelectronics industry, announced today that the company has entered into an agreement to supply silicon-on-insulator (SOI) substrates to CSMC Technologies Corporation ("CSMC"), a leading pure-play specialty analog foundry based in China. Soitec is sampling SOI substrates for High Voltage (HV) and CMOS applications initially aimed at color plasma display panel (PDP) driver integrated circuits (ICs) and other mixed signal and analog applications. The company is seeing high levels of interest and support in China for SOI projects.
SOI is a cost-optimized technology increasing device performance and reliability, while lowering power consumption. These advantages are an excellent complement to consumer electronics markets, as well as continued expansion into worldwide markets for automotive, RF/wireless, high-voltage, power management, photonics, imaging, lighting and more.
SOI is a cost-optimized technology increasing device performance and reliability, while lowering power consumption. These advantages are an excellent complement to consumer electronics markets, as well as continued expansion into worldwide markets for automotive, RF/wireless, high-voltage, power management, photonics, imaging, lighting and more.
"With this agreement, CSMC will use Soitec's wafers on several major SOI projects for High Voltage and CMOS technology. We believe the partnership with Soitec will help us to provide a more cost-effective solution to our customers," said Filian Wu, VP of Analog Process Technology Development Center.
"As the world's leader in SOI substrates, we are very pleased to collaborate with CSMC and will support their plans to ramp up SOI based products," said Paul Boudre, Chief Operating Officer (COO) of the Soitec Group. "Over the last two years, we have experienced a strong acceleration of interest in SOI substrates in China mainly by the majority of the largest local foundries and institutes. Today these development projects are moving to first production ramp up and we expect a significant growth of SOI based products in China in the coming years."
CSMC is a leading pure-play specialty analog foundry in China providing fabless design houses and integrated device manufacturers with a wide range of manufacturing services. The company manufactures ICs and power discrete processes at production technology nodes ranging from 0.13 micron to 0.5 micron. CSMC ICs and power devices are utilized in a broad range of end market applications including consumer electronics, communications devices, personal computers and more.
Designers of chips for leading analog and mixed signal applications are increasingly choosing SOI in large part because it dielectrically isolates all the transistor devices from each other, thereby eliminating the danger of chip-killing "latch-up". It also minimizes current leakage, thereby saving energy at high operating temperatures. And, it enables very compact design, taking 40% less space than traditional pn-isolation technologies. For digital CMOS applications, SOI increases performance by up to 30% and decreases power consumption by up to 50%.
Designers of chips for leading analog and mixed signal applications are increasingly choosing SOI in large part because it dielectrically isolates all the transistor devices from each other, thereby eliminating the danger of chip-killing "latch-up". It also minimizes current leakage, thereby saving energy at high operating temperatures. And, it enables very compact design, taking 40% less space than traditional pn-isolation technologies. For digital CMOS applications, SOI increases performance by up to 30% and decreases power consumption by up to 50%.
At Semicon China, March 16-18 in Shanghai, visit Soitec in booth #3755 in Hall W3.
About the Soitec Group:
The Soitec Group is the world's leading innovator and provider of the engineered substrate solutions that serve as the foundation for today's most advanced microelectronic products. The group leverages its proprietary Smart Cut(TM) technology to engineer new substrate solutions, such as silicon-on-insulator (SOI) wafers, which became the first high-volume application for this proprietary technology. Since then, SOI has emerged as the material platform of the future, enabling the production of higher performing, faster chips that consume less power.
Today, Soitec produces more than 80 percent of the world's SOI wafers. Headquartered in Bernin, France, with two high-volume fabs on-site, Soitec has offices throughout the United States, Japan and Taiwan, and a new production site in Singapore.
About the Soitec Group:
The Soitec Group is the world's leading innovator and provider of the engineered substrate solutions that serve as the foundation for today's most advanced microelectronic products. The group leverages its proprietary Smart Cut(TM) technology to engineer new substrate solutions, such as silicon-on-insulator (SOI) wafers, which became the first high-volume application for this proprietary technology. Since then, SOI has emerged as the material platform of the future, enabling the production of higher performing, faster chips that consume less power.
Today, Soitec produces more than 80 percent of the world's SOI wafers. Headquartered in Bernin, France, with two high-volume fabs on-site, Soitec has offices throughout the United States, Japan and Taiwan, and a new production site in Singapore.
Three other divisions, Picogiga International, Tracit Technologies and Concentrix Solar, complete the Soitec Group. Picogiga delivers advanced substrates solutions, including III-V epiwafers and gallium nitride (GaN) wafers, to the compound material world for the manufacture of high-frequency electronics and other optoelectronic devices. Tracit, on the other hand, provides thin-film layer transfer technologies used to manufacture advanced substrates for power ICs and Microsystems, as well as generic circuit transfer technology, Smart Stacking(TM) for applications such as image sensors and 3D-integration. In December 2009, Soitec acquired 80% of Concentrix Solar, the leading provider of concentrated photovoltaic (CPV) solar systems for the industrial production of energy. With this acquisition, Soitec is entering the fast-growing solar industry; capturing value through the system level. Shares of the Soitec Group are listed on Euronext Paris. For more information, visit http://www.soitec.com.
Chips For Ultra-Low-Power Computing Using Magnetic States By Clay Dillow Romero Loren. C.I:18.762.881
DARPA Wants Chips For Ultra-Low-Power Computing Using Magnetic States By Clay Dillow
CMOS: No Longer In Vogue at DARPA DARPA wants low-power, non-volatile logic technology that could enable a new computing paradigm. wdwd
Never content to let a paradigm remain a paradigm, DARPA has issued a broad agency announcement seeking the development of super-low-power, non-volatile logic integrated circuits that retain their computational states as well as their data even after their power supplies have been removed. Focusing on magnetic-moment-based approaches, the agency wants a new breed of portable electronics, sensors and UAVs that can compute even when the lights go out.
What DARPA is really seeking is better "digital/computation throughput per watt dissipated" (read: better power efficiency) to a degree that current technologies just can't accommodate. Conventional semiconductor circuits move an electrical charge through chips under the influence of electric fields, and while we're constantly tinkering with transistor gate materials and the geometry of our silicon chips, DARPA wants efficiency beyond the physical limitations of that technology.
To get more out of each watt, the agency wants a whole new kind of computational state that doesn't rely on free electric charge, and it's even offering up an idea on how prospective bidders can pull this off. DARPA wants logic devices that compute via magnetic moment rather than standard electron charge; such ferromagnetic devices offer distinct advantages in that they are non-volatile – that is, they maintain their computational state even after power is removed – and they are, by nature, hardened against radiation.
Sensors, electronics, weapons systems and UAVs operating on guts made of such non-volatile logic would not only consume much less power when hooked into a power source, but they would retain their data and computational states should they lose power. And should we find ourselves operating in high radiation environments, our sensors and devices would be radiation-resistant.
Of course, as with all things DARPA, the agency doesn't see this as simply a defense matter; rather, they're looking to change the way we think about computing:
At the conclusion of the program, it is anticipated that the technology will have matured enough that the major risks inherent in the technology will have been mitigated and that a viable circuit technology will be available to enable new computational processing paradigms.
Of course, if you have a better idea that ferromagnetic logic to produce self-contained, low-power, non-volatile computing devices that require no external components and have better computational density than existing state-of-the-art circuits, DARPA is all ears.
Tomado de: http://www.popsci.com/technology/article/2010-03/darpa-aims-revolutionize-computing-low-power-non-volatile-logic-devices
Transistores de Efecto de Campo de unión Metal Oxido Semiconductor Romero Loren. C.I: 18.762.881
Transistores de Efecto de Campo de unión Metal Oxido Semiconductor
(MOSFET's)
(MOSFET's)
El MOSFET es un dispositivo de 4 terminales y la corriente que circula internamente es controlada por un campo eléctrico. Los terminales son Fuente (Source), Compuerta (Gate), Drenaje(Drain) y el Sustrato (Sustrate) cuando está polarizada la compuerta (V=0), se cierran la uniones p-n ubicadas entre el drenaje y la fuente y por esto no hay flujo de corriente entre la fuente y el drenado. Cuando se le aplica a la compuerta un voltaje positivo con respecto a la fuente (la entrada y el sustrato son comunes), las cargas negativas en el canal son inducidas y comienza a circular corriente por el canal. De ahí en adelante la corriente es controlada por el campo eléctrico, este tipo de dispositivo es llamado transistor de efecto de campo de unión o JFET. El MOSFET ha reemplazado a los BJT en muchas aplicaciones electrónicas porque sus estructuras son mas sencillas y su costo es menor. Entre estos también se encuentran los MOSFET de canal n (nMOS), MOSFET de canal p (PMOS), MOSFET complementarios (CMOS), memorias de compuertas lógicas y dispositivos de carga acoplada (CCDs).
El transistor de efecto de campo de Metal-Aislante-Semiconductor (MISFET) El cual es formado por un metal como es el Aluminio (Al) y un semiconductor como puede ser el Silicio (Si), Germanio (Ge) o el Arseniuro de Galio (GaAs) colocados entre un aislante como puede ser SiO2, Si3N4 o Al2O3. Si la estructura formada es Al- SiO2-Si también es llamada MOSFET aunque coincida con el MISFET. El MOSFET es muy usado en la fabricación de circuitos para microondas de alta escala de integración.
Los MOSFET pueden ser tanto de canal n como de canal p. El MOSFET canal n consiste en un sustrato semiconductor tipo p levemente dopado, en la cuál dos secciones tipo n+ altamente dopados difunden como se muestra en la figura.
Esas secciones tipo n+ que actúan como fuente (Source) y drenador (Drain) se encuentran separadas cerca de 0.5 m m (0.5-6 m). Una delgada capa de aislante de Dióxido de Silicio (SiO2) es colocada sobre la superficie de la estructura. El contacto metálico en el aislante es llamado compuerta (Gate). El polisilicón altamente dopado o una combinación de Siliciuro y polisilicón también pueden ser usados como el electrodo de compuerta.
El funcionamiento de este dispositivo consiste en que cuando no se aplica ningún voltaje a la compuerta (Gate) de un MOSFET de canal tipo n, las conexiones entre el electrodo de la fuente (Source) y el electrodo del drenador (Drain) quedan interrumpidos, es decir, no circula corriente. Cuando se aplica un voltaje positivo (con respecto a la fuente) a la compuerta, las cargas positivas son depositadas en el metal de la compuerta, como consecuencia las cargas negativas es inducida en el semiconductor tipo p a la región del aislante semiconductor.
Hay cuatro modos básicos d operación para los MOSFET's de canal n y de canal p y son los siguientes:
- Modo de enriquecimiento del canal (Normalmente OFF). Cuando el voltaje de compuerta es cero, la conductancia del canal es muy baja y este no conduce, es decir, se necesita un voltaje positivo para que el canal entre en conducción.
- Modo de vaciamiento del canal n (Normalmente ON). Si existe equilibrio en el canal, un voltaje negativo debe ser aplicado a la compuerta para extraer los portadores del canal.
- Modo de enriquecimiento del canal p (Normalmente OFF). Un voltaje negativo debe ser aplicado a la compuerta para inducir a que el canal conduzca.
- Modo de vaciamiento del canal p (Normalmente ON). Un voltaje positivo debe ser aplicado a la compuerta para extraer los portadores del canal y aislarlo.
El MOSFET es frecuentemente usado como amplificador de potencia ya que ofrecen dos ventajas sobre los MESFET's y los JFET's y ellas son:
- En la región activa de un MOSFET en modo de enriquecimiento, la capacitancia de entrada y la trasconductancia es casi independiente del voltaje de la compuerta y la capacitancia de salida es independiente del voltaje del drenador. Este puede proveer una potencia de amplificación muy lineal.
- El rango de voltaje activo de la compuerta puede ser mayor porque los MOSFET's de canal n en modo de vaciamiento pueden operar desde la región de modo de vaciamiento (-Vg) a la región de modo de enriquecimiento (+Vg).
Capacitancia en el MOSFET:
Dos capacitancias son importantes en un conmutador de encendido-apagado con MOSFET. Éstas son Cgs entre Gate y la fuente y Cgd entre Gate y drenaje. Cada valor de capacitancia es una función no lineal del voltaje. El valor para Cgs tiene solamente una variación
pequeña, pero en Cgd, cuando uDG haya pasado a través de cero, es muy significativa. Cualquier desprecio de estas variaciones crea un error substancial en la carga que es requerida en Gate que es necesaria para estabilizar una condición dada de operación.
Encendido
En la mayoría de los circuitos con MOSFET, el objetivo es encenderlo tan rápido como sea posible para minimizar las pérdidas por conmutación. Para lograrlo, el circuito manejador del gatillo debe ser capaz de alimentar la suficiente corriente para incrementar rápidamente el voltaje de gatillo al valor requerido.
Apagado
Para apagar el MOSFET, el voltaje gate-fuente debe reducirse en acción inversa como fue hecho para encenderlo. La secuencia particular de la corriente y el voltaje depende de los arreglos del circuito externo.
Área segura de operación
El área segura de operación de el MOSFET está limitada por tres variables que forman los límites de una operación aceptable. Estos límites son:
1. Corriente máxima pulsante de drenaje
2. Voltaje máximo drenaje-fuente
3. Temperatura máxima de unión.
Pérdidas del MOSFET
Las pérdidas de potencia del MOSFET son un factor tomado en cuenta para la selección de un dispositivo de conmutación. La elección no es sencilla, pues no puede decirse que el MOSFET tenga menores o mayores pérdidas que un BJT en un valor específico de corriente. Las pérdidas por conmutación en el encendido y apagado juegan un papel más importante en la selección. La frecuencia de conmutación es también muy importante.
Esquema y Teoría de Operación del Puente-H con MOSFETs:
Este puente-H usa MOSFETs por una razón primordial - mejorar la eficiencia del puente. Cuando se usaban transistores BJT(transistores convencionales), éstos presentaban al activarse un voltaje de saturación de aproximadamente 1V entre Emisor-Colector. La fuente de alimentación era de 10V y estaba consumiendo 2V a través de los dos transistores necesarios para controlar la dirección del motor. Se probaron darlingtons etc... nada funcionó. Los transistores se calentaban demasiado - y no había sitio para ventilación.Se escogieron los MOSFETs porque tienen un resistor llamado RDS(on) que actúa al poner el transistor en funcionamiento. El RDS (on) es la resistencia entre Fuente y Drenador que presenta el transistor al activarse. Es bastante fácil comprar MOSFETs que tengan RDS(on) de valores my bajos de menos de 0.1 ohm. Esto significaría que con 4 amps, el voltaje bajaría a 0.4V por MOSFET, una mejora sustancial. Los MOSFETs que se seleccionó tenían RDS(on) de valores inferiores a 0.04 ohms, lo que mejoró sustancialmente la eficiencia.
Realmente, cuando un MOSFET tiene un RDS(on) de valor bajo, presenta normalmente un valor de corriente elevado (típicamente del orden de 10-20 amps). Necesitabamos 4 amps de corriente continua y el MOSFET que escogí ofrece 25 amps. Naturalmente, cuanto más bajo es el valor del RDS(on), más caro es el MOSFET. BTW, ambos tipos de MOSFET están disponibles en encapsulado TO220.
Los MOSFET funcionan aplicando un voltaje a la Puerta. A éste tipo de fucionamiento se le llama transconductancia. Cuando se aplica un voltaje positivo mayor que el voltaje ubral de Puerta, el MOSFET se activa (Q4 y Q6 - canal-N solamente). Los de canal-P funcionan en modo inverso.
Es importante saber que además de ser extremadamente sensibles a la corriente estática, es importante tener en cuenta que si se deja la Puerta en circuito abierto (sin conectar) los transistores MOSFET se pueden autodestruir. La puerta es un dispositivo de alta impedancia (mas de 10megohms) y el ruido puede activar el MOSFET. Las resistencias R3, R4, R6, y R8 se han añadido a propósito para evitar la autodestrucción del MOSFET. Es muy importante montar primero estas resistencias antes de instalar el MOSFET. Después demontar estas resistencias, notarás que los MOSFET son dispositivos bastante estables. Además de forzar un determinado voltaje de Puerta para desactivar los MOSFETs, las resistencias añaden protección contra la corriente estática.
Los diodos D1, D2, D3, y D4 devuelven EMF desde el motor a la fuente de alimentación. Algunos MOSFET (de hecho lamayoría) se fabrican con estos diodos ya incorporados, con lo que puede ser que su instalación no sea necesaria.
Q1 y Q2 son transistores NPN que controlan el funcionamiento del motor.
Modo parado
Cuando A=0 y B=0, el motor está parado. R3 y R4 conectan las Puertas de Q3 y Q5 a un voltaje positivo respectivamente desactivando los MOSFETs.Modo inverso
Cuando A=0 y B=1 (+5V), el motor opera en modo inverso. Q1 se desactiva y Q3 se desactiva a consecuencia de R3. Q2 se activa a causa del voltaje en B. El colector de Q2 conecta la Puerta de Q5 con tierra. Esto activa Q5 (El canal-P necesita mayor voltaje -ve que la fuente para activarse). El lado -ve del motor aumentará a +12V. R5 aumentará la Puerta de Q4 a +11V o lo que es equivalente, activará Q4. La conexión el Drenador de Q4 con tierra fuerza la conexión del lado +ve del motor con tierra. R7 también está conectado al lado +ve del motor, lo que conecta la Puerta de Q6 con tierra asegurando su desactivación.El camino seguido por la corriente del motor va de +12V a tierra pasando por Q5, el contacto -ve, el contacto +ve, y Q4.Modo Normal
Cuando A=1 y B=0, el motor opera en modo normal. Q2 se desactiva y Q5 se activa debido a R4. Q1 se activa debido al voltaje en A y el Colector de Q1 va a tierra. Esto activa Q3 que eleva el voltaje del lado +ve del motor a +12V. R7 eleva el voltaje de la Puerta de Q6, activándolo. La presencia de R5 asegura la desactivación de Q4, cuando Q6 se desactiva. El camino seguido por la corriente del motor va de +12V a tierra pasando por Q3, el contacto +ve, el contacto -ve, y Q6.Modo NO PERMITIDO (o sólo permitido una vez)
Si A=1 y B=1, entonces todos los MOSFETs se activan, provocando un desgaste de la de la fuente de alimentación . No serecomienda. El LED tricolor permite probar el circuito sin conectar el motor. El color del LED será verde para una dirección y rojo para laotra. Prueba muy útil.Los motores provocan mucho ruido eléctrico a causa del movimiento de las astas mientras está en marcha, y enormes deltas eléctricas al parar, ponerse en marcha, y especialmente al cambiar de dirección. C1 y C2 intentan suprimir los deltas de ruido. Las deltas negativas se neutralizan al conectar D1 y D4 a tierra y a la fuente de alimentación, respectivamente. Z1 intenta cortar las deltas positivas.
Si es posible, intente mantener la fuente de alimentación del motor separada de la fuente de alimentación del resto del circuito, o bien utilize técnicas extremas de filtrado usando bobinas, diodos, y condensadores para filtrar el ruido del motor.
A continuacion se muestra el diagrama esquematico del circuito:
Microelectronica. Romero Loren C.I:18.762.881
Microelectrónica:
Ley de Moore:
Una tecnología en microelectrónica se entiende como el conjunto de reglas, normas, requisitos, materiales y procesos que aplicados en una secuencia determinada, permite obtener como producto final un circuito integrado, que son dispositivos electrónicos miniaturizados. Los más importantes son circuitos integrados de Silicio corriente.
La microelectrónica es la tecnología mediante la cual se diseñan dispositivos electrónicos empacados en grandes densidades en una pastilla única de semiconductor.
Gordon Moore en 1965 analizó datos de producción de chips y notó que la cantidad de elementos que la tecnología acomodaba dentro de un chip se duplicaba aproximadamente cada 18 meses. Esa tendencia se ha mantenido hasta el presente.
Transistor:
El transistor tiene tres partes. Una que emite electrones (emisor), otra que los recibe o recolecta (colector) y otra con la que se modula el paso de dichos electrones (base).Mosfet:
Una pequeña señal eléctrica aplicada entre la base y emisor modula la que circula entre emisor y receptor. La señal base emisor puede ser muy pequeña en comparación con la emisor receptor. La señal emisor-receptor es aproximadamente la misma que la base-emisor pero amplificada.
El transistor se utiliza, por tanto, como amplificador. Además, todo amplificador oscila así que puede usarse como oscilador y también como rectificador y como conmutador on-off. El transistor también funciona por tanto como un interruptor electrónico, siendo esta propiedad aplicada en la electrónica en el diseño de algunos tipos de memorias y de otros circuitos.
El transistor de efecto de campo de metal óxidosemiconductor (MOSFET), es el dispositivo que está en el centro de la revolución microelectrónica. Tiene en su interior una estructura compuesta de una puerta de polisilicio (anteriormente de metal), una capa fina de óxido de silicio, situada encima de la placa de silicio (figura 6). Aplicando un voltaje a la puerta por encima de un cierto umbral, atrae electrones a la interfaz del semiconductor y el óxido. Estos electrones pueden entonces cerrar el interruptor entre otros dos grupos de electrones llamados fuente y sumidero ubicados en las proximidades, de forma que la corriente pueda fluir de uno a otro. En esencia, un MOSFET es un interruptor que se activa electrónicamente. Si el voltaje aplicado a la puerta está por debajo del umbral, el interruptor se abre. Si está por encima, el interruptor se cierra. De esta forma se pueden hacer operaciones lógicas.CMOS:
Metal-óxido semiconductor complementario. Esto significa que realmente hay no uno sino dos tipos de MOSFETs, uno que se activa con un voltaje por encima de un cierto valor y otro complementario que se activa con un voltaje por debajo de un valor diferente. Esto permite lo que se denomina lógica complementaria lo que básicamente quiere decir que cuando un interruptor está cerrado, el otro está abierto. De esta forma, es posible realizar operaciones lógicas sin tener una derivación directa entre la fuente de potencia y tierra evitando por lo tanto la corriente continua. Ninguna otra familia lógica lo hace. Este simple atributo es la clave que hay detrás de las enormes densidades de transistores de los modernos microprocesadores.
Semiconductores:
Los semiconductores son el eje de la industria electrónica digital moderna, son dispositivos electrónicos con elevado grado de miniaturización e integración de los transistores capaces de comportamientos electrónicos variables; posibilitando la realización de una serie de operaciones matemáticas a gran velocidad, el almacenamiento de información en forma digital o el control de una serie de tareas.Densidad de Componentes:
Número de componentes dentro del integrado.Velocidad de operaciones básicas:
Número de retardo mínimo por componente elemental de circuito, la cual ha llegado de 1 a 2 nanosegundos . Se han intentado nuevas tecnologías que son cambio de materia básico Silicio por Arsenuro de Galio, mezcla de la tecnología CMOS con la tecnología bipolar.Disipación de potencia:
Con el aumento en la densidad de componentes han aparecido limitaciones que han generado todo un movimiento en nuevas tecnologías de empaque en circuitos integrados para el manejo adecuado y económico de la disipación de potencia.
CLASIFICACIÓN DE PRODUCTOS MICROELECTRÓNICOS:
- Clasificación de los Productos Microelectrónicos Según su función:
Digitales (Lógicos, Memorias, Microprocesadores).
Analógicos.
- Según el nivel de Integración (Se refiere a la cantidad de componentes que integran un circuito integrado).Pueden ser:
De pequeña escala de integración (SSI). Es la escala de integración mas pequeña de todas, y comprende a todos aquellos integrados compuestos por menos de 12 puertas De mediana escala de integración (MSI). Esta escala comprende todos aquellos integrados cuyo número de puertas oscila ente 12 y 100 puertas. Es común en sumadores, multiplexores,... Estos integrados son los que se usaban en los primeros ordenadores aparecidos hacia 1970.De larga escala de integración (LSI). A esta escala pertenecen todos aquellos integrados que contienen más de 100 puertas lógicas (lo cual conlleva unos 1000 componentes integrados individualmente), hasta las mil puertas. Estos integrados realizan una función completa, como es el caso de las operaciones esenciales de una calculadora o el almacenamiento de una gran cantidad de bits. La aparición de los circuitos integrados a gran escala, dio paso a la construcción del microprocesador . Los primeros funcionaban con 4 bits (1971) e integraban unos 2.300 transistores; rápidamente se pasó a los de 8 bits (1974) y se integraban hasta 8.000 transistores. Posteriormente aparecieron los microprocesadores de circuitos integrados VLSI. De muy larga escala de integración (VLSI). De 1000 a 10000 puertas por circuito integrado, los cuales aparecen para consolidar la industria de los integrados y para desplazar definitivamente la tecnología de los componentes aislados y dan inicio a la era de la miniaturizacion de los equipos apareciendo y haciendo cada vez mas común la manufactura y el uso de los equipos portatiles.- Según el tipo de transistor utilizado en el circuito:
Bipolar: Tienen dos tipos de cargas móviles. MOS: Utilizan solo un tipo de material sin uniones rectificadoras. Tiene un solo signo de carga.- Según el material utilizado o fabricado:
Silicio.
El silicio en su forma pura se presenta como un material brillante, oscuro y más bien duro que cuando está muy purificado, es un semiconductor intrínseco. El silicio puede estar cristalizado, y lo hace en forma de cristales que utilizamos para hacer transistores y circuitos integrados. Un ejemplo es la arena que se encuentra en la playa, la cual está compuesta por silicio y oxigeno
Germanio.
Se usa en semiconductores y transistores. En forma de monocristales para la fabricación de elementos ópticos (lentes, prismas y ventanas) para espectroscopía infrarroja: Espectroscopios, detectores de infrarrojos. El alto índice de refracción del óxido de germanio lo hace útil para la fabricación de lentes gran angular de cámaras fotográficas y objetivos de microscopio.
Arseniuro de Galio.
Se usa en semiconductores.Comparado con el silicio es caro y frágil, pero conduce la electricidad mucho mejor que el silicio y emite luz.
Suscribirse a:
Entradas (Atom)