Radu M. Secareanu and Eby G. Friedman Radu M. Secareanu y Eby G. Friedman
Department of Electrical Engineering Departamento de Ingeniería Eléctrica
University of Rochester Universidad de Rochester
Rochester, NY 14627-0231 Rochester, NY 14627-0231
radums@ee.rochester.edu, friedman@ee.rochester.edu radums@ee.rochester.edu, friedman@ee.rochester.edu
Abstract – A current mirror topology is proposed that pro- Resumen - Una topología de espejo de corriente se propone que pro-
vides very high precision, design insensitive up and down ciona muy alta precisión, diseño insensibles hacia arriba y abajo
mirrored current, operation over a wide power supply reflejado, la operación actual sobre una amplia fuente de alimentación
range, straightforward design, and the possibility of con- gama, diseño sencillo, y la posibilidad de con-
veniently obtaining a wide range of current divisions. veniently la obtención de una amplia gama de divisiones actuales. This Esta
topology is appropriate for those applications in which pre- topología es apropiada para aquellas aplicaciones en las que pre-
cise current handling is necessary such as high accuracy A/D manejo de corriente CISE es necesario como una elevada precisión de A / D
and D/A converters and reference cells. y convertidores D / A y las células de referencia.
I. I I. I
NTRODUCTION NTRODUCCIÓN
Current mirrors are common circuits in analog and mixed- Espejos de corriente son circuitos comunes en analógico y mixto
signal integrated circuits. señal de circuitos integrados. Recently, current mode signal pro- Recientemente, la señal de modo actual pro-
cessing has attracted a great deal of interest due to the many procesamiento ha atraído un gran interés debido a los múltiples
advantages that current mode circuits offer, such as wide band- ventajas que ofrecen circuitos de modo actual, como la banda ancha-
width. ancho. Many fundamental current mirror configurations have Muchos actuales configuraciones espejo fundamentales han
been developed in bipolar, MOS, and BiCMOS technologies [1, ha desarrollado en bipolares, MOS y BiCMOS [1,
2]. 2]. Improvements are numerous, eg , [3–8], each enhancement Las mejoras son numerosas, por ejemplo, [3-8], cada mejora
solving a problem specific to a certain application. resolver un problema específico de una determinada aplicación.
The proposed topology is useful in those high precision appli- La topología propuesta es útil en las aplicaciones de alta precisión-
cations in which area and power dissipation are not of primary cationes en qué área de la disipación de energía no son de primaria
concern. preocupación. The dissipated power can, however, be drastically re- La potencia disipada puede, sin embargo, una drástica re-
duced in converters if, after the conversion, a digital correction producidos en los convertidores si, después de la conversión, una corrección digital
is applied [9, 10]. se aplica [9, 10]. A reduction in area can also be achieved using Una reducción en el área también se puede lograr utilizando
this digital correction technique. esta técnica de corrección digital. Compared to other topologies, En comparación con otras topologías,
the proposed circuit topology offers several notable advantages. la topología de circuito propuesto ofrece varias ventajas notables.
These advantages include ease of design, close to ideal up and Estas ventajas incluyen la facilidad de diseño, cerca del ideal y
down mirroring, insensitivity to the power supply variations of por duplicado, la insensibilidad a la fuente de poder de las variaciones
the up and down mirrored currents, and good operational in- de arriba y abajo refleja las corrientes, y la buena operativa en-
sensitivity to process parameter variations, thereby requiring no sensibilidad al proceso de variaciones de los parámetros y no requiere ninguna
trimming or self calibration. adornos o autocalibración.
A detailed discussion of the operation of this circuit topology Una discusión detallada de la operación de esta topología del circuito
is presented in Section II, followed by specific electrical and se presenta en la Sección II, seguido eléctrica específica y
physical design considerations in Section III. Consideraciones de diseño físico de la Sección III. Simulation results Resultados de la simulación
are described in Section IV. se describen en la Sección IV. The performance of the current La performance de las actuales
mirror is compared with a different high precision current mir- espejo se compara con una alta precisión diferentes actual mir-
ror topology in Section V. Some conclusions are presented in topología ror en la Sección V. Algunas conclusiones se presentan en
Section VI. Sección VI.
II. B II. B
ASIC ASIC
E E
LEMENTS LEMENTOS
A few terms should first be introduced. A primeros términos deben ser introducidas. A simple example of Un ejemplo sencillo de
an up and down current mirror is shown in Figure 1. una hacia arriba y abajo del espejo actual se muestra en la Figura 1. In CMOS En CMOS
technology, the dependency of the output current ( tecnología, la dependencia de la corriente de salida (
I Yo
out fuera
) on ) En
V V
DS DS
strongly affects both current mirror configurations. influye mucho en ambas configuraciones espejo actual. Also, since También, puesto que
the up/down mirror depends upon the P and N transistors re- el espejo de abajo depende de la P y N transistores re-
This research was supported in part by the National Science Foundation un- Esta investigación fue apoyada en parte por la Fundación Nacional de Ciencias de la ONU-
der Grant No. MIP-9208165; Grant No. MIP-9423886; and Grant No. MIP- der la subvención No. 9208165-MIP, la subvención No. 9423886-MIP, y la Subvención No. MIP-
9610108; the Army Research Office under Grant No. DAAH04-G-0323; a grant 9610108, la Oficina de Investigación del Ejército en virtud de la Subvención No. DAAH04-G-0323, una subvención
from the New York State Science and Technology Foundation to the Center for Ad- del Estado de Nueva York Ciencia y la Tecnología para el Centro de Ad-
vanced Technology—Electronic Imaging Systems, and by grants from the Xerox Tecnología Electrónica avanzados-Imaging Systems, y por subvenciones de la Xerox
Corporation, IBM Corporation, and Intel Corporation. Corporation, IBM Corporation, e Intel Corporation.
spectively, due to the different characteristics of these two types respectivamente, debido a las características diferentes de estos dos tipos
of transistors, different performance characteristics for the two de los transistores, las características de rendimiento diferentes para los dos
types of mirrors are achieved in practice. tipos de espejos se alcanzan en la práctica. The proposed config- La propuesta de config-
uration effectively eliminates both problems, matching the per- soporta debido elimina eficazmente ambos problemas, coincidiendo con el per-
formance of the two current mirror topologies. rendimiento de las dos topologías de espejo de corriente. Since the same Desde el mismo
mirroring error is obtained for both the up and down current mir- reflejo de error se obtiene para los dos de arriba y abajo en curso mir-
rors, the proposed circuit offers an ability to shift between the up rors, el circuito propuesto ofrece una capacidad de cambiar entre la UP
and down current sources, herein called a ping-pong facility . y las actuales fuentes de abajo, llamados aquí una instalación de ping-pong.
I Yo
in en
I Yo
out fuera
I Yo
in en
I Yo
out fuera
Up mirror Hasta espejo
Down mirror Down espejo
V V
DD DD
GND GND
Fig. La figura. 1. 1. Up and down current mirrors. Arriba y abajo espejos de corriente.
The topology of the proposed current mirror/divider, includ- La topología de la propuesta de espejo de corriente / divisor, incluyendo
ing the up mirror, down mirror, and divider, is shown in Fig- ción el espejo hacia arriba, abajo del espejo, y el divisor, se muestra en la figura-
ure 2. gráfico 2.
Iin Een
M1 M1
M2 M2
M4 M4
I1 I1
M3 M3
M5 M5
M6 M6
M9 M9
M18 M18
M19 M19
M20 M20
M21 M21
M14 M14
M15 M15
M16 M16
M17 M17
M10 M10
M11 M11
M12 M12
M13 M13
M40 M40
M39 M39
M38 M38
M37 M37
M32 M32
M31 M31
M30 M30
M29 M29
M36 M36
M35 M35
M34 M34
M33 M33
M26 M26
M28 M28
M22 M22
M25 M25
M27 M27
M23 M23
M7 M7
M24 M24
VDD VDD
Iref Iref
Iup IUP
Idown Idown
Idivided Idivided
Bias Circuit Blas Circuito
Up mirror Hasta espejo
Reference Cell Referencia de la célula
Down mirror and divider Down espejo y divisor
Bias Circuit Blas Circuito
M8 M8
Fig. La figura. 2. 2. Transistor-level schematic of CMOS current Transistor del nivel del CMOS actual esquema
mirror/divider circuit espejo / divisor de circuito
Several distinct functional blocks or cells can be distin- Varios bloques funcionales de las células diferenciadas o puede ser distin-
guished. guido. These blocks include the reference cell that provides Estos bloques incluyen la celda de referencia que proporciona
the reference voltages and currents for the entire circuit, the up los voltajes de referencia y las corrientes de todo el circuito, la UP
mirror cell that mirrors the current up, the down mirror and di- celda del espejo que refleja la corriente arriba, hacia abajo del espejo y di-
vider cell that mirrors the current down and properly divides the vider celular que refleja la corriente hacia abajo y adecuadamente divide el
current according to the application, and the bias circuit cell, a actual de acuerdo a la demanda, y la célula circuito de polarización, una
fundamental block in this topology, which provides the close to bloque fundamental en esta topología, que prevé el cierre de
ideal current mirroring. reflejo de corriente ideal. As shown, an identical bias circuit is Como se ve, un circuito de polarización es idéntica
used for the up mirror as well as for the down mirror. utilizados para el espejo, así como para el espejo hacia abajo. Since Desde
the bias circuit dictates the performance of the current mirror, el circuito de polarización dicta el rendimiento del espejo actual,
II-314 II-314
0-7803-5474-5/99/$10.00(C)1999 IEEE 0-7803-5474-5/99 / $ 10.00 (C) 1999 IEEE
Page 2 Página 2
matched performance for the up and down mirror is expected, pareados para el desempeño de arriba a abajo del espejo es de esperar,
eliminating the performance dependency on the transistor pa- eliminando la dependencia de rendimiento en el transistor de pa-
rameters. parámetros.
M1, M2, M3, M4, and M5 constitute the reference cell. M1, M2, M3, M4, M5 y constituyen la célula de referencia. M3 M3
and M5 provide the two reference voltages, y M5 ofrecer las dos tensiones de referencia,
V V
M M
3 3
and y
V V
M M
5 5
. .
I Yo
DSM DSM
1 1
is the initial reference current that is mirrored and di- es la corriente de referencia inicial que se refleja y di-
vided. se incluyen. Designing this cell so that appropriate values for these El diseño de esta celda de forma que los valores adecuados para estos
voltages and currents are obtained constitutes the primary de- tensiones y corrientes se obtienen constituye el principal de-
sign challenge of this current mirror/divider circuit. desafío signo de este espejo de corriente / divisor de circuito. As shown in Como se muestra en
Figure 2, M1 and M8 are the reference transistors, and M6 and Figura 2, M1 y M8 son los transistores de referencia, y M6 y
M7 are the mirror transistors for the up mirror and down mirror, M7 son los transistores de espejo para el espejo retrovisor de arriba a abajo,
respectively. respectivamente. In order to obtain the same mirrored current, the Con el fin de obtener la misma reflejada en curso, la
mirror transistors must ideally have the same transistores espejo idealmente deben tener la misma
V V
GS GS
, ,
V V
DS DS
, and , Y
W/L as the reference transistors, permitting both devices to sat- W / L como los transistores de referencia, que permita a ambos equipos al sat-
isfy the same basic IV equation, festaciones que satisfacen los básicos IV misma ecuación,
I Yo
DS DS
= =
K K
W W
L L
V V
GS GS
, ,
V V
T T
2 2
1+ 1 +
V V
DS DS
; ;
(1) (1)
with con
V V
GS GS
= =
V V
DS DS
. . In Figure 2, En la figura 2,
V V
DSM DSM
1 1
= =
V V
GSM GSM
1 1
= =
V V
GSM GSM
6 6
and y
V V
DSM DSM
8 8
= =
V V
GSM GSM
8 8
= =
V V
GSM GSM
7 7
. . In order to satisfy the above Con el fin de que se cumplen las
equation for the reference and mirror transistors, the conditions ecuación para la referencia y los transistores del espejo, las condiciones
V V
DSM DSM
6 6
= =
V V
GSM GSM
1 1
and y
V V
DSM DSM
7 7
= =
V V
GSM GSM
8 8
must hold. debe ser titular. These Estos
conditions are obtained for the up mirror as well as for the down se obtienen las condiciones para el espejo, así como para el down
mirror using the same technique, however, certain particularities espejo con la misma técnica, sin embargo, ciertas particularidades
exist in each case. existen en cada caso. For both mirrors, the Para ambos espejos, el
V V
GS GS
= =
V V
DS DS
condition condición
for the mirror transistors is generated by a floating drain feed- para los transistores del espejo es generada por una fuga de feed-flotante
back configuration loop, provided by the bias circuit. configuración de vuelta atrás, suministrado por el circuito de polarización. The oper- La opera-
ation of the up mirror circuit is discussed in detail in this paper. ción del circuito espejo se discute en detalle en este documento.
Only the differences between the down mirror and the up mirror Sólo las diferencias entre el espejo abajo y arriba el espejo
are described for the down mirror. Se describen por el espejo hacia abajo.
The feedback loop is between the gate of M9 and the drain El bucle de realimentación es entre la puerta de la M9 y drenar el
of M9 through the bias circuit. de M9 a través del circuito de polarización. For this circuit, the input cor- Para este circuito, la entrada de cor-
responds to the gate of M9, and the output corresponds to the responde a la puerta de la M9, y la salida corresponde a la
drain of M9. drenaje de M9. When the circuit operates in open loop, the drain Cuando el circuito funciona en lazo abierto, la fuga de
of M9 is floating. de la M9 está flotando. When the circuit operates in closed loop, all Cuando el circuito funciona en circuito cerrado, todas las
of the transistors are properly biased and the required de los transistores están bien parcial y la necesaria
V V
DSM DSM
6 6
is obtained. se obtiene. In discussing the bias circuit, an important issue is Al analizar el circuito de polarización, una cuestión importante es
the manner in which the loop is closed. la manera en que se cierra el círculo. Assume initially that Supongamos inicialmente que
V V
GSM GSM
9 9
0 0
( (
V V
GSM GSM
9 9
V V
T T
) such that the current through ) Tal que la corriente a través de
M6, M9, and M8 is zero. M6, M9, M8 y es cero. M10–M13 and M14–M17 are bi- M10-M13 y M14 M17-son bi-
ased with asándose con
V V
M M
3 3
and y
V V
M M
5 5
, respectively. , Respectivamente. The above bias situ- El sesgo por encima de situ-
ation forces ciones para las fuerzas
V V
DSM DSM
13 13
= =
V V
DSM DSM
17 17
= 0 = 0
I Yo
DS DS
= 0 = 0
. . Since Desde
V V
DSM DSM
21 21
= =
V V
DD DD
, ,
V V
GSM GSM
21 21
must be smaller than the thresh- debe ser menor que el umbral
old voltage tensión de edad
V V
T T
. . The bias on M12-M16-M20 forces a contra- El sesgo en M16-M20 M12 fuerzas una contra-
diction, since due to the M12-M16 bias, a large current must dicción, ya que debido al sesgo M12-M16, una gran corriente debe
flow through M20, which is not possible with flujo a través de M20, que no es posible con
V V
DSM DSM
20 20
0 0
(M20 is in the linear region). (M20 se encuentra en la región lineal). However, it is possible for M20 Sin embargo, es posible que M20
to sink the required current if a hundirse, si la corriente requerida
V V
GSM GSM
20 20
V V
DD DD
. . Applying the La aplicación de la
same approach, mismo enfoque,
V V
GSM GSM
19 19
0 0
and y
V V
GSM GSM
18 18
V V
DD DD
are ob- se ob-
tained, which forces mantenido, lo que obliga
V V
DSM DSM
6 6
V V
DD DD
, biasing M6 to supply , Personalización de M6 a la oferta
a large current. una corriente grande. However, initially Sin embargo, en un principio
I Yo
DSM DSM
6 6
0 0
is considered. se considera.
Note that a large Tenga en cuenta que una gran
I Yo
DSM DSM
6 6
is required to close the loop, creating a es necesaria para cerrar el bucle, la creación de un
contradiction in the operation of the circuit. contradicción en el funcionamiento del circuito. A complementary Un complementarias
situation, starting with situación, a partir de
V V
DSM DSM
9 9
V V
DD DD
, also creates a similar , También crea una similar
contradiction within the loop. contradicción dentro del bucle. The only possibility to remove La única posibilidad de eliminar
this contradiction is for esta contradicción está en
V V
GSM GSM
9 9
, the input to the bias circuit, to , La entrada al circuito de polarización, para
have a specific value between ground and tienen un valor específico entre el suelo y
V V
DD DD
such that the de manera que la
loop is properly closed and all the transistors are appropriately bucle es bien cerrado y todos los transistores están debidamente
biased. sesgados.
V V
out fuera
reaches the required value, alcanza el valor requerido,
V V
GSM GSM
1 1
, due to the simi- , Debido a la simili-
larities in the biasing of the M1-M2-M4 and M10-M14-M18 gularidades en la polarización de la M1-M2-M4 y M10 M14-M18-
type circuits and the feedback loop. circuitos de tipo y el circuito de retroalimentación. By evaluating Figure 2 Mediante la evaluación de la Figura 2
and considering the previous discussion of the loop, it can also y teniendo en cuenta el debate anterior sobre el lazo, también puede
be noted that once the equilibrium state is reached ( tener en cuenta que una vez que el estado de equilibrio se alcanza (
V V
DSM DSM
6 6
= =
V V
GSM GSM
1 1
), an increase in ), Un aumento de la
I Yo
DSM DSM
6 6
increases aumenta
V V
GSM GSM
9 9
, which de- , Que de-
creases pliegues
V V
DSM DSM
21 21
, increases , Los aumentos
V V
GSM GSM
21 21
, decreases , Disminuye
V V
GSM GSM
20 20
, in- , En-
creases pliegues
V V
GSM GSM
19 19
, decreases , Disminuye
V V
GSM GSM
18 18
, which finally decreases , Que finalmente disminuye
I Yo
DSM DSM
6 6
, returning to the state of equilibrium. , Volviendo al estado de equilibrio. An initial decrease Un descenso inicial
in en
I Yo
DSM DSM
6 6
will result in an increase in se traducirá en un aumento de la
I Yo
DSM DSM
6 6
, again returning to , De nuevo volver a
the state of equilibrium. el estado de equilibrio. As described, an oscillation is expected Como se ha descrito, se espera una oscilación
around the equilibrium point, alrededor del punto de equilibrio,
V V
DSM DSM
6 6
= =
V V
GSM GSM
1 1
. .
M6 M6
M18 M18
M19 M19
M20 M20
M21 M21
Bias Circuit Blas Circuito
Up Mirror Hasta Espejo
I Yo
I Yo
I Yo
I Yo
Vout Vout
Vin Vin
Fig. La figura. 3. 3. Equivalent schematic of the bias circuit Equivalente esquemático del circuito de polarización
A simplified equivalent schematic of the bias circuit is pre- Un equivalente esquema simplificado del circuito de polarización es pre-
sented in Figure 3. representada en la figura 3. Each current source depicted in Figure 3 Cada fuente de corriente se muestra en la Figura 3
consists, noting Figure 2, of M10-M14 ... consiste, observando la figura 2, de la M10-M14 ... M13-M17, respec- M13-M17, respectivamente,
tively, M10 ...M13 being biased by respectivamente, M10 ... M13 están sesgadas por
V V
M M
3 3
and M14 ...M17 by M14 y M17 ... por
V V
M M
5 5
. . Each current source is implemented as shown in Figure 2 Cada fuente de corriente se lleva a cabo como se muestra en la Figura 2
by a cascode current mirror. por un espejo actual cascodo. A small signal analysis of the bias Un análisis de pequeña señal de la polarización
circuit allows the derivation of the output voltage and output circuito permite la derivación de la tensión de salida y la salida
impedance of the current source, impedancia de la fuente actual,
V V
out fuera
= =
V V
gs gs
18 18
(2) (2)
where donde
V V
out fuera
= =
, ,
Vin Vin
gm gm
18 18
ro ro
18 18
gm gm
19 19
ro ro
19 19
gm gm
20 20
ro ro
20 20
gm gm
21 21
ro ro
21 21
(3) (3)
and y
R R
o o
= =
ro ro
6 6
gm gm
18 18
ro ro
18 18
gm gm
19 19
ro ro
19 19
gm gm
20 20
ro ro
20 20
gm gm
21 21
ro ro
21 21
: :
(4) (4)
nerio ramirez
No hay comentarios:
Publicar un comentario