This article has been downloaded from IOPscience. Este artículo ha sido descargado de IOPscience. Please scroll down to see the full text article. Por favor, desplácese hacia abajo para ver el texto completo del artículo.
2005 J. Phys.: Conf. 2005 J. Phys.: Conf.. Ser. Ser. 10 373 10 373
(http://iopscience.iop.org/1742-6596/10/1/091) (Http://iopscience.iop.org/1742-6596/10/1/091)
Download details: Detalles de la descarga:
IP Address: 74.125.75.4 Dirección IP: 74.125.75.4
The article was downloaded on 26/06/2010 at 22:47 El artículo fue descargado en 26/06/2010 a las 22:47
Please note that terms and conditions apply. Tenga en cuenta que los términos y condiciones.
View t he table of contents for this issu e, or go to the journal homepage for more Ver t que la tabla de contenido para este emi correo, o ir a la página principal del diario para obtener más
Home Casa
Search Búsqueda
Collectio ns Journals About Contact us My IOPscience Collectio ns Revistas Contáctenos Acerca de Mi IOPscience
Page 2 Página 2
A study of different types of current mirrors using polysilicon Un estudio de los diferentes tipos de espejos de corriente utilizando polisilicio
TFTs TFTs
I Pappas Yo Pappas
1 1
, L Nalpantidis , Nalpantidis L
1 1
, V Kalenteridis , Kalenteridis V
1 1
, S Siskos , Siskos S
1 1
, CA Dimitriadis , Dimitriadis CA
2 2
, AA , AA
Hatzopoulos Hatzopoulos
3 3
Aristotle University of Thessaloniki, Universidad Aristóteles de Salónica,
1 1
Physics Dept., Electronics Lab, 54124, Greece Dpto. Física, Laboratorio de Electrónica, 54124, Grecia
2 2
Physics Dept, Solid State Physics Lab, 54124, Greece Departamento de Física, Laboratorio de Física del Estado Sólido, 54124, Grecia
3 3
Department of Electrical and Computer Engineering, 54124, Greece Departamento de Ingeniería Eléctrica y Computación, 54124, Grecia
E-mail: ilpap@auth.gr, lazaros4@auth.gr E-mail: ilpap@auth.gr, lazaros4@auth.gr
Abstract. Polysilicon thin-film technology has become of great interest due to the demand for Resumen. Polisilicio la tecnología de película fina ha sido de gran interés debido a la demanda de
large area electronic devices. área de dispositivos electrónicos de gran tamaño. Active Matrix Liquid Crystal Displays (AMLCDs) and Active Matriz Activa las pantallas de cristal líquido (AMLCDs) y Active
Matrix Organic Light Emitting Displays (AMOLEDs) are among the fields where polysilicon Matrix Organic Light Emitting Muestra (AMOLEDs) son algunos de los campos donde polisilicio
thin-film transistors (poly-Si TFTs) are most commonly used. Transistores de película delgada (TFT poly-Si) son los más utilizados. Such devices, generally, require Tales dispositivos, por lo general, requieren
analog signal processing. procesamiento de señales analógicas. This fact makes the performance of basic analog blocks, such as Este hecho hace que el rendimiento de los bloques básicos analógicos, tales como
current mirrors implemented with poly-Si TFTs, crucial. espejos de corriente a cabo con poli-Si TFT, crucial. This paper examines the performance Este trabajo examina el desempeño
of various current mirror designs through simulation. de diferentes tipos de espejo de corriente a través de la simulación. Finally, a novel design of a current Por último, un novedoso diseño de una corriente
mirror is proposed aimed to be used in low voltage applications. espejo se propone apunta a ser utilizados en aplicaciones de baja tensión.
1. 1. Introduction Introducción
Thin-film transistors have made large area electronic devices such as AMLCDs and AMOLEDs Transistores de película delgada han hecho zona de dispositivos electrónicos de gran tamaño, como AMLCDs y AMOLEDs
commercially appealing [1]. atractivo comercial [1]. Despite the similarities with the commonly used MOSFETs, poly-Si A pesar de las similitudes con los utilizados comúnmente MOSFETs, poli-silicio
TFTs present some important differences. TFTs presentan algunas diferencias importantes. The main reason that causes these differences is that instead La razón principal que causa estas diferencias es que en lugar
of a single-crystal silicon wafer, a typically heat-sensitive material, usually glass, is used. de un cristal de obleas de silicio-single, un material sensible al calor por lo general, por lo general de vidrio, se utiliza. Such a Tal
substrate indicates that TFTs lack substrate pin, having only three terminals. sustrato indica que la falta TFTs pin sustrato, con sólo tres terminales. The presence of the La presencia de la
insulating substrate provides ideal isolation of each device and negligible parasitic capacitances [2]. sustrato aislante proporciona un aislamiento ideal de cada dispositivo y despreciables las capacidades parásitas [2].
Figure 1. Poly-Si TFT structure Figura 1. Poly-Si TFT estructura
Figure 2. Cross section of a poly-Si TFT Figura 2. Corte transversal de un poli-Si TFT
Institute of Physics Publishing Instituto de Física de publicación
Journal of Physics: Conference Series 10 (2005) 373–376 Journal of Physics: Serie de conferencias 10 (2005) 373-376
doi:10.1088/1742-6596/10/1/091 doi: 10.1088/1742-6596/10/1/091
Second Conference on Microelectronics, Microsystems and Nanotechnology Segunda Conferencia sobre Microelectrónica, Microsistemas y Nanotecnología
373 373
© 2005 IOP Publishing Ltd © 2005 Editorial PIO Ltd
Page 3 Página 3
Devices implemented with this technology demonstrate inferior characteristics, however they make Los dispositivos con esta tecnología aplicadas demuestran características inferiores, sin embargo hacen
the integration of drive and interface circuitry no the same substrate possible. la integración de la unidad y circuitos de interfaz no sea posible el mismo sustrato. Because of the nature of Debido a la naturaleza de
the fabrication process, there is a variation in the electrical characteristics of individual TFTs over the el proceso de fabricación, hay una variación en las características eléctricas de TFTs individual durante los
substrate area [3]. área de sustrato [3]. The major disadvantages of poly-Si TFTs are the large mismatches of the threshold Las principales desventajas de poli-silicio TFT son los grandes desajustes del umbral
voltage and the mobility of the transistors. tensión y la movilidad de los transistores. These mismatches present no spatial uniformity. Estas diferencias no presentan uniformidad espacial. The El
threshold voltage varies up to tensión umbral varía hasta
± ±
1V from the nominal value [7]. 1V del valor nominal [7]. Another characteristic that Otra característica que
deteriorates the performance of poly-Si TFTs is the kink effect [6]. deteriora el desempeño de poli-Si TFT es el efecto torcedura [6]. This effect is mainly originated by Este efecto se debe principalmente originados por
impact ionization at the drain end of the channel and causes an anomalous increase of the drain current ionización de impacto en el lado del desagüe del canal y provoca un aumento anómalo de la corriente de drenaje
for relatively high values of the drain to source voltage V para valores relativamente altos de la fuga de voltaje de la fuente V
gs gs
as it can be seen in figure 3 [1]. como puede verse en la figura 3 [1]. Lower Inferior
supply voltages would prevent kink effect from playing a dominant role in the TFTs' saturation tensiones de alimentación se evita el efecto torcedura de jugar un papel dominante en TFTs 'saturación
region. región. Many different methods to reduce the effect of these disadvantages are proposed [4],[5],[6]. Muchos métodos diferentes para reducir el efecto de estas desventajas se proponen [4], [5], [6].
Figure 3. Typical output Figura 3. Típicas de salida
characteristics of a n-channel características de un canal n
poly-Si TFT at different V poli-Si TFT en diferentes V
GS GS
. .
2. 2. Simulation parameters parámetros de simulación
The simulation programs used were HSpice and AIM-Spice. Los programas de simulación utilizados fueron HSPICE y AIM-Spice. The poly-Si TFTs were simulated using El poli-Si TFT se simularon utilizando
the PSIA2 RPI model (level 62 and 16 respectively). el modelo de PSIA2 RPI (nivel 62 y 16, respectivamente). The default values of the model's parameters Los valores por defecto de los parámetros del modelo
were kept [8] except those specified in table 1 [9] and the width (W) and length (L) parameters that se mantuvieron [8], excepto las especificadas en el cuadro 1 [9] y el ancho (W) y longitud (L) los parámetros que
were chosen for every design simulated, in order to achieve the optima results. fueron elegidos para cada diseño simulado, con el fin de lograr los resultados óptimos.
Table 1. TFTs parameters values used in simulation. Cuadro 1. Parámetros TFTs valores utilizados en la simulación.
High field mobility Alta movilidad sobre el terreno
MU0 (cm MU0 (cm
2 2
/Vs) / Vs)
Zero-bias threshold voltage Cero de polarización de tensión de umbral
VTO (V) VTO (V)
n channel canal n
100 100
2 2
p channel p canal
50 50
-3 -3
3. 3. Simulation results Resultados de la simulación
The purpose of the simulations was to ascertain the minimum supply voltage needed in order to El objetivo de las simulaciones era comprobar la tensión de alimentación mínima necesaria con el fin de
operate properly, the input and output resistances of the devices and the relative error between the funciona correctamente, la entrada y salida de las resistencias de los dispositivos y el error relativo entre la
reference and output current for both equal and unequal transistors threshold voltages. de referencia y la corriente de salida para los dos iguales y desiguales tensiones umbral de transistores. The designs Los diseños
were implemented using p-channel TFTs. se llevaron a cabo utilizando el canal TFT-p. The effect of the threshold voltage mismatch was taken into El efecto del desequilibrio que existe tensión de umbral se ha tenido en
account by assuming VTO variations of 1V for each transistor, that means a total 2V difference. cuenta al asumir VTO variaciones de 1V para cada transistor, lo que significa una diferencia total de 2V. The El
reference input current ranged from 1µΑ to 100µΑ. de referencia actual de entrada osciló entre 1μΑ a 100μΑ.
The first design examined was the simple current mirror implemented with two poly-Si TFTs as El primer diseño fue examinada la corriente simple espejo a cabo con dos-Si TFT poly como
shown in figure 4. se muestra en la figura 4. The minimum supply voltage was found to be 10V and the relative error between El voltaje de suministro mínimo se encontró que 10 V y el error relativo entre
reference input and output current was 16% for no variation of the threshold voltage. de entrada y salida de corriente de referencia fue del 16% sin variación de la tensión umbral. The high value El alto valor
of the relative error is caused by the different Vds of the transistors. del error relativo es causada por la Vds diferentes de los transistores. Assuming 1V variation from the Suponiendo que la variación de la 1V
nominal value for the transistors' threshold voltages, the relative error between the input and output valor nominal de «umbral de tensiones de los transistores, el error relativo entre la entrada y salida
current becomes up to 38%. actual pasa a ser hasta un 38%.
374 374
Page 4 Página 4
Figure 4. Simple current mirror Figura 4. Actuales simple espejo
Figure 5. Cascode current mirror Figura 5. Cascodo actual espejo
The second design examined was the cascode current mirror implemented with p-type poly-Si El segundo diseño se examinó la actual espejo cascodo a cabo con p-tipo de poli-silicio
TFTs, shown in figure 5. TFT, que se muestra en la figura 5. The minimum supply voltage found 20V and the optimum bias voltage -10V. La tensión de alimentación 20V mínimas que se encuentran y la óptima tensión de polarización-10V.
The relative error between reference input and output current was 10% for common threshold voltages El error relativo entre la entrada y salida de corriente de referencia fue del 10% para tensiones umbral común
of the transistors used. de los transistores utilizados. The decrease of the relative error was expected since the two transistors La disminución del error relativo que se esperaba desde que los dos transistores
forming the mirror share an almost identical value of the Vds. formando un espejo de la cuota de valor casi idéntico de la VDS. Assuming 1V variation from the Suponiendo que la variación de la 1V
nominal value for the transistors' threshold voltages, the relative error between the input and output valor nominal de «umbral de tensiones de los transistores, el error relativo entre la entrada y salida
current becomes up to 24%. actual pasa a ser hasta un 24%.
The third design examined was the fully cascode current mirror as shown in figure 6. El tercer diseño fue examinado el actual espejo cascodo plenamente como se muestra en la figura 6. The supply El suministro
voltage used was 20V and the relative error was no more than 5% for no variation of the threshold tensión utilizada fue 20V y el error relativo no era más que un 5% sin variación del umbral
voltage. tensión. The result of the assumed non-uniformity of the transistors' threshold voltages was an El resultado de la supuesta falta de uniformidad de «umbral de tensiones de los transistores fue un
increase of the relative error up to 25%. aumento del error relativo hasta un 25%.
Figure 6. Fully cascade current mirror Figura 6. Totalmente cascada espejo actual
Figure 7. Wide swing current mirror Figura 7. Swing amplio espejo actual
The wide swing current mirror of figure 7 was examined. El columpio de ancho espejo actual de la figura 7 se examinó. The supply voltage used was 20V. La tensión de alimentación utilizada fue 20V. The El
relative error was found 1,5% for no variation of the threshold voltage. error relativo se encontró un 1,5% por ninguna variación de la tensión de umbral. Taking into account the Teniendo en cuenta la
variation from the nominal value of the threshold voltages, the relative error found to be up to 15%. variación del valor nominal de las tensiones de umbral, el error relativo encontró que hasta un 15%.
The complexity, the area and the voltage supply increase is the trade-off for the improvement of La complejidad, la zona y el aumento de tensión de suministro es la compensación para la mejora de
current mirror performance. rendimiento de espejo de corriente.
A novel design of a current mirror aimed to be used in low voltage applications is proposed. Un novedoso diseño de una corriente espejo destinado a ser utilizado en aplicaciones de baja tensión se propone. This Esta
design is shown in figure 8. diseño se muestra en la figura 8. It was chosen C Fue elegido C
1 1
=6x10 = 6x10
-12 -12
F, C F, C
2 2
=3x10 = 3x10
-12 -12
F. F.
Figure 8. Proposed current mirror design Figura 8. Espejo de diseño actual propuesta
embodying capacitive coupling of the TFTs' que contiene el acoplamiento capacitivo de los TFTs '
gates puertas
375 375
Page 5 Página 5
Applying the charge conservation law it can be derived that the TFTs' gates are biased so as: La aplicación de la ley de conservación de carga que puede deducirse que TFTs 'puertas están sesgados a fin de:
V V
G1 G1
= V V =
G2 G2
= V V =
bias parcialidad
2 2
1 1
1 1
C C
C C
C C
+ +
It is evident that the proposed design shares the same topology with the simple current mirror. Es evidente que las acciones de diseño propuesto la misma topología con el espejo actual de simple.
Appropriate decision of C Adecuada resolución de C
1 1
, C , C
2 2
and V y V
bias parcialidad
values can lead to almost zero threshold voltage transistors, valores puede llevar casi a cero voltaje de transistores umbral,
because the gate voltage will be set almost equal to the threshold voltage. porque el voltaje de la puerta se fijará casi igual a la tensión de umbral. Therefore transistors can Por lo tanto puede transistores
operate in the saturation region with very small value of Vds. operan en la región de saturación con poco valor mismo de la VDS.
The results of the previous simulations are summarized in table 2. Los resultados de las simulaciones anteriores se resumen en el cuadro 2.
Table 2. Simulations' results summarization Cuadro 2. 'Resultado de simulaciones de compresión
Minimum Mínimo
Relative mirroring error reflejo de error relativo
Current mirror espejo de corriente
type tipo
V V
dd dd
(V) (V)
R R
ΙΝ ΙΝ
(KΩ) (KΩ)
R R
OUT OUT
(KΩ) (KΩ)
∆V ΔV
T T
=0 = 0
∆V ΔV
T T
= =
± ±
1V 1V
Simple Simple
15 15
53.9 53,9
285 285
16% 16%
38% 38%
Cascode Cascodo
20 20
53.9 53,9
770 770
10% 10%
24% 24%
Full cascode Lleno cascodo
20 20
107.8 107,8
1900 1900
5% 5%
25% 25%
Wide swing Amplia swing
25 25
255 255
802 802
1.5% 1,5%
15% 15%
Proposed Propuesto
12 12
88.3 88,3
833.3 833,3
4.5% 4,5%
9% 9%
4. 4. Conclusions Conclusiones
A number of current mirrors implemented with poly-Si TFTs were examined. Un número de espejos se están adoptando actualmente con poli-Si TFT fueron examinados. Their performance was Su actuación fue
found poor in comparison with those implemented with conventional MOSFETs. encontró pobre en comparación con los llevados a cabo con MOSFETs convencionales. However, complex Sin embargo, el complejo
structures such as the wide swing current mirror, present satisfactory characteristics even for the worst estructuras tales como el swing amplio espejo actual, presentan características satisfactorias para lo peor
transistors' threshold voltages variation case. transistores 'tensiones umbral caso variación. A novel design has been proposed that can provide a Un novedoso diseño se ha propuesto que puede proporcionar una
current mirror with practically zero threshold voltage transistors. espejo de corriente con transistores prácticamente cero de tensión de umbral. The behavior of the proposed design El comportamiento del diseño propuesto
is considered satisfactory considering its simple structure. Se considera satisfactorio teniendo en cuenta su estructura simple.
5. 5. Acknowledgments Agradecimientos
The authors would like to thank the ministry of national education and religious affairs for the Los autores desean agradecer al Ministerio de Educación Nacional y Asuntos Religiosos de la
financial support of the frame PYTHAGORAS. apoyo financiero de la PITÁGORAS marco
Nerio Ramirez
No hay comentarios:
Publicar un comentario