Desarrollo de las tecnologías MOS: familia CMOS:

Desarrollo de las tecnologías MOS: familia CMOS:

La integracion de transistores MOS presentó inicialmente grandes dificultades, derivadas de ser un efecto superficial que es afectado por cualquier impureza o

dislocación en la superficie del cristal de silicio; fue preciso desarrollar tecnicas de muy alta limpieza ambiental que no estuvieron disponibles hasta mediados

de los años 70. Sin embargo, una vez que se dispuso de tales técnicas, las extraordinarias ventajas de los transistores MOS (referidas a autoaislamiento, auto

alineamiento, tamañoy consumo) determinaron un rápido desarrollo y difusión de los curcuitos integrados digitales MOS.

En una primera fase resultó más sencillo integrar transistores MOS de canal P, pero pronto fueron desplazados por los transistores NMOS cuya velocidad de

conmutación es apreciablemente mayor (debido a la mayor movilidad de los electrones respecto de los huecos).

La utilización de transistores MOS como resistencias de polarizacion permite configurar puertas lógicas utilizando únicamente transistores y reduce

considerablemente el área de integración, al prescindir de resistencias integradasde valores relativamente altos. De esta forma, las puertas MOS suponen un

nuevo avance cualitativo en la miniaturización de la electronica digital, reducción que afecta no solamente al tamaño y a la densidad de integración, sino

también, y en forma aún más significativa, al consumo.

La figura muestra la evolucion de las puertas NMOS en relación con el transistor que actúa como resistencia de polarizacion

En los tres inversores de la figura el transistor superior se encuentra siempre en conducción y equivale a una «resistencia de polarización».

Para que dicho transistor superior conduzca se requiere una tensión entre puerta y fuente igual o superior a su tensión umbral: por ello, inicialmente (primer

inversor) fueron necesarias dos tensiones de alimentacion (V' > VCC + VTO); luego (segundo inversor) se utilizó una sola tensión de alimentación pero la

tensión de salida para el 1 quedaba reducida a VCC - VTO.

Actualmente las tecnologías NMOS emplean como polarización un transistor MOS de empobrecimiento, en cuyo proceso de integración se crea un canal

mediante implantación iónica, de forma que conduce incluso en ausencia de tensión entre puerta y fuente; su tensión umbral es negativa VTO < 0, de modo

que para cortar la conducción se requiere una tensión de puerta aún más negativa que destruya el canal.

El analisis circuital de los tres inversores es análogo: - para Vi < VTO el transistor inferior se encuentra en corte y el superior comunica a la salida la tensión

VCC: Vo = VCC = 1 (si bien en el segundo caso se produce un desplazamiento de dicha tensión: Vo = VCC - VTO ); - para Vi >> VTO el transistor inferior

conduce, pero también lo hace el transistor superior: es preciso establecer una relación geométrica entre ambos para que el transistor inferior presente una

resistencia mucho menor que el superior y la tensión de salida sea muy pequeña: Vo << 1 V (con lo cual Vo eq 0).

Habida cuenta de que la intensidad que conduce un transistor MOS es directamente proporcional a su anchura W e inversamente proporcional a su longitud

L, para asegurar que, cuando conducen ambos transistores, el inferior presente una resistencia mucho menor que la del transistor superior se requiere que:

[W/L]inferior >> [W/L]superior.

Esta desigualdad expresa una relación entre las geometrías de los dos transistores que ha de mantenerse en el diseño y posterior integración de este tipo de

puertas NMOS. La tecnologia NMOS actual utiliza puertas formadas por un plano de transistores activos NMOS y un transistor MOS de empobrecimiento

como resistencia de polarización; aprovecha plenamente la tensión de alimentación, pues VoH = VCC y VoL eq 0 V, y su consumo es muy reducido, ya que Ri

~ ∞ y la resistencia del transistor de polarización se hace adecuadamente alta. Esta tecnología resulta muy apropiada para la integración de muy alta densidad

(VLSI) y sigue utilizándose en grandes bloques digitales (microprocesadores, memorias, etc.) y en los circuitos integrados programables de tipo matricial

(PROM, PAL, PLA, PLS).

Ahora bien, la utilización conjunta de transistores de canal N y de canal P (NMOS y PMOS) permite que el consumo estático de las puertas sea nulo; ello dio

lugar a la logica CMOS (lógica con transistores MOS complementarios).

La primera serie CMOS adoptó el indicativo 40 y presentaba fuertes limitaciones en cuanto a velocidad e inmunidad frente al ruido. Esta serie admite un

amplio intervalo de tensiones, desde 3 a 18 voltios, y rizados del 10 % (debido a su reducido consumo), lo cual elimina la necesidad de un buen filtrado y

estabilidad en la fuente de alimentación; su velocidad depende fuertemente de la tensión de alimentación, con tiempos de propagación de 200 ns para VCC =

3 V que pasan a ser de 100 ns para VCC = 5 V y se reducen a 20 ns

cuando VCC = 15 V.

La gran difusión que había tenido la familia TTL, con anterioridad a la disponibilidad de integrados CMOS, había habituado a quienes trabajaban en el ámbito

de la electrónica digital a la utilización de los circuitos integrados de dicha familia y a conocer los números y los terminales de tales circuitos; por ello,

atendiendo a la demanda de los usuarios, se desarrolló la serie 74C, compatible en cuanto a funciones y terminales de los circuitos integrados del mismo

número con la familia TTL (por ello adopta el mismo indicativo numérico 74).

Las características de la primera serie 74C son algo mejores que las de la serie inicial 40; pero, muy pronto, el desarrollo continuado de las tecnologías de

integración MOS hizo posible la utilización de transistores de dimensiones cada vez más pequeñas y, consiguientemente, más rápidos.

La serie 74HC de «alta velocidad» ofrece la misma velocidad de trabajo que la serie LS-TTL (tiempos de propagación inferiores a 10 ns) y análoga inmunidad

frente al ruido, con un consumo estático nulo; por ello, ha desplazado por completo a la familia TTL y es actualmente la más utilizada.

Para facilitar la utilización conjunta de circuitos integrados TTL y CMOS se introdujo la serie 74HCT, compatible con los niveles de tensión y de intensidad de

la familia TTL, que permite la conexión directa entre ambas familias.

Recientemente, se ha presentado una serie avanzada 74AHC, con tiempos de propagación inferiores a 5 ns y una significativa reducción del «ruido» que las

puertas producen en su conmutación. Existe también una serie de alta velocidad 74AC, con tiempos de propagación del orden de 3 ns, pero con problemas de

«ruido» en la conmutación debido a la gran verticalidad de sus flancos.